- 相關(guān)推薦
基于MC33591/MC33592的315MHz/434MHz OOK/FSK接收電路設(shè)計(jì)
摘要：給出了一種基于MC33591/MC33592設(shè)計(jì)的315MHz/434MHz OOK/FSK接收電路，該電路的數(shù)據(jù)速率為１～11kbaud,OOK/FSK靈敏度為－105dBm，最快喚醒時(shí)間為１ｍｓ，電源電壓為：VGND-0.3～5.5V，在運(yùn)行和配置模式時(shí)的電源電流為7.4mA，待機(jī)模式時(shí)的電流消耗為250μＡ，此外，該接收電路還具有三線SPI接口，可以直接與微控制器進(jìn)行接口。ＭＣ３３５９１／ＭＣ３３５９２是一個(gè)單片集成接收器，該芯片內(nèi)含６６０ｋＨｚ的中頻帶通濾波器、完整的ＶＣＯ、可消除鏡像的混頻器、曼徹斯特編碼時(shí)鐘再生電路以及完整的ＳＰＩ接口。可用于設(shè)計(jì)３１５ＭＨｚ／４３４ＭＨｚ ＯＯＫ／ＦＳＫ接收電路。
１ ＭＣ３３５９１／ ＭＣ３３５９２的引腳功能
ＭＣ３３５９１采用ＬＱＦＰ２４封裝形式，其引腳排列如圖１所示，各引腳功能如表１所列。
表1 MC33591/MC33592引腳功能描述
描 述
1，2VCC5V電源3VCCLNA5V LNA電源4RFINRF輸入5GNDLNALNA接地端6GNDSUB輔助接地端7PFD連接到VCO控制電壓8GNDVCOVCO接地端9GND芯片接地10XTAL1基準(zhǔn)晶振11XTAL2基準(zhǔn)晶振12CAGCOKK IF AGC（自動(dòng)增益控制）電容接入端，F(xiàn)SK基準(zhǔn)13DMDAT數(shù)據(jù)解頻（OKK和FSK解調(diào)）14RESETB狀態(tài)機(jī)復(fù)位15，16MISO，MOSISPI輸入/輸出接口17SCLKSPI接口時(shí)鐘18VCCDIG5V數(shù)學(xué)電源19GNDDIG數(shù)字接地20RCBGAP參考電壓輸出21STROBE選通振蕩器控制輸入或待機(jī)/工作控制信號(hào)外部輸入22CAFC自動(dòng)頻率控制電容接入端23MIXOUT混頻輸出24CMIXAGC混頻AGC(自動(dòng)增益控制）電容端２ 內(nèi)部結(jié)構(gòu)與工作原理
ＭＣ３３５９１／ ＭＣ３３５９２的射頻部分由能消除鏡像干擾的混頻器、６６０ｋＨｚ的中頻帶通濾波器、自動(dòng)增益控制級(jí)和ＯＯＫ／ＦＳＫ解調(diào)器組成。控制部分則包含有數(shù)據(jù)管理器、配置寄存器、串行接口、狀態(tài)控制器等。其ＳＰＩ接口可對(duì)調(diào)制方式進(jìn)行編程選擇。電路的數(shù)據(jù)可以從比較器輸出，或者在數(shù)據(jù)管理器使能時(shí)從ＳＰＩ端口輸出。
２．１ 本機(jī)振蕩器
由于ＰＬＬ環(huán)路濾波器已被集成在ＩＣ中，因此實(shí)際應(yīng)用中的元器件數(shù)值可以根據(jù)本振參數(shù)在ＰＦＤ引腳通過一個(gè)外部濾波器作略微的改進(jìn)。使用者可以通過附加外部濾波器來選擇最佳工作狀況。鎖相環(huán)電路增益可以由ＰＧ位編程設(shè)置，該位置為１時(shí)，環(huán)路為低增益狀態(tài)。
２．２ 通信協(xié)議
用ＭＣ３３５９１／ＭＣ３３５９２進(jìn)行通信時(shí)，數(shù)據(jù)通過曼徹斯特編碼后的占空系數(shù)：在ＯＯＫ模式為４８％～５２％，而在 ＦＳＫ模式時(shí)為４５％～５５％。此外，該通信協(xié)議編碼還包括前同步（Ｐｒｅａｍｂｌｅ）、ＩＤ（識(shí)別）、報(bào)頭（Ｈｅａｄｅｒ）字和數(shù)據(jù)等。其中ＩＤ（識(shí)別）字的內(nèi)容是按曼徹斯特編碼，并被預(yù)先裝入電路中的配置寄存器２。識(shí)別字傳輸速率與數(shù)值傳輸速率一致。
為了與識(shí)別或報(bào)頭字編碼不同，前同步字的內(nèi)容必須仔細(xì)定義。
報(bào)頭字應(yīng)當(dāng)是４位曼徹斯特編碼“０１１０”或者是它的補(bǔ)碼。
一般數(shù)據(jù)（Ｄａｔａ）應(yīng)緊跟報(bào)頭而沒有任何延遲。數(shù)據(jù)由一個(gè)信息結(jié)束命令?Ｅｎｄ－ｏｆ－Ｍｅｓｓａｇｅ ＥＯＭ?結(jié)束，ＥＯＭ由２個(gè)ＮＲＺ連續(xù)的１或０組成。當(dāng)采用ＦＳＫ調(diào)制時(shí)，數(shù)據(jù)由一個(gè)ＥＯＭ結(jié)束，而不能簡單地被射頻信號(hào)終止。
圖２給出了一個(gè)帶有前同步字、識(shí)別字、報(bào)頭字并跟隨２數(shù)據(jù)位及結(jié)束字的完整信號(hào)，前同步通常放在識(shí)別和報(bào)頭兩個(gè)字的前面。
圖３是一個(gè)使用ＩＤ檢測(cè)的完整信號(hào)示意圖。當(dāng)接收機(jī)進(jìn)入等待模式時(shí)，通常需要的設(shè)置時(shí)間一般為１ｍｓ。
２．３ 數(shù)據(jù)管理器
數(shù)據(jù)管理器功能模塊有五個(gè)用途，分別為ＩＤ（識(shí)別）字檢測(cè)、 報(bào)頭識(shí)別、時(shí)鐘再生、ＳＰＩ通道上的數(shù)據(jù)輸出和時(shí)鐘再生、信息結(jié)束檢測(cè)。
２．４ 串行接口
接收機(jī)（ＲＯＭＥＯ２）和微控制器一般通過串行外部接口ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）進(jìn)行通信。如果不用ＳＰＩ 接口，復(fù)位端ＰＯＲ ?Ｐｏｗｅｒ Ｏｎ Ｒｅｓｅｔ?將設(shè)置接收機(jī)為默認(rèn)結(jié)構(gòu)來完成正確的操作。ＳＰＩ接口通過以下三個(gè)輸入／輸出端來實(shí)現(xiàn)操作：
（１）串行時(shí)鐘ＳＣＬＫ；
（２）主控輸出受控輸入ＭＯＳＩ；
（３）主控輸入受控輸出ＭＩＳＯ。
主設(shè)時(shí)鐘通過ＭＯＳＩ和ＭＩＳＯ對(duì)數(shù)據(jù)輸入／輸出進(jìn)行同步，主設(shè)備和從設(shè)備可在８?jìng)�(gè)時(shí)鐘周期內(nèi)交換一個(gè)字節(jié)信息。操作時(shí)由主設(shè)備產(chǎn)生ＳＣＬＫ時(shí)鐘并輸入到從設(shè)
【基于MC33591/MC33592的315MHz/434MHz OOK/】相關(guān)文章：
基于Ajax技術(shù)的網(wǎng)站設(shè)計(jì)03-08
基于Web服務(wù)的集成研究03-08
基于EDA技術(shù)的FPGA設(shè)計(jì)03-18
基于VMWare的網(wǎng)絡(luò)實(shí)驗(yàn)應(yīng)用03-09
基于VxWorks的bootrom代碼改進(jìn)03-18
基于ＡＨＰ的企業(yè)外包研究03-22
基于ＳＮＭＰ的拓?fù)浒l(fā)現(xiàn)的研究03-03
基于內(nèi)容的圖像檢索研究11-20